2026 RISC-V 中国峰会演说征集（CFP）
- 大会主办方：
- RISC-V 国际开源实验室
- 大会时间：
- 2026 年 10 月 18 日-20 日
- 大会地点：
- 深圳会展中心（福田）
2026 RISC-V 中国峰会学术与产业议题全面征集现已启动。我们诚邀全球学术界泰斗、产业领袖、开源社区开发者提交前沿演说申请！
七大分论坛征集方向
请根据您的研究或产业方向，选择对应的分论坛提交议题。
各分论坛均欢迎学术研究成果与产业落地报告两类投稿。已在同行评审会议（如 ISCA、MICRO、HPCA、ASPLOS、DAC、PLDI/CGO 等）上发表的工作明确欢迎投稿；程序委员会将在议程编排中有意将研究成果与部署实践并置呈现。
人工智能
聚焦 RISC-V 在 AI 计算全栈中的角色——从矩阵 / 向量扩展的指令集标准化、编译器与算子库，到 AI 框架与运行时，再到云端集群与端侧异构部署的系统集成。议题应兼顾标准化进展与真实产品 / 部署案例。同样欢迎面向矩阵/向量加速的体系结构与编译器研究成果，包括已在同行评审会议上发表的工作。
数据中心 / 高性能计算
聚焦应用级 RISC-V 在数据中心与高性能计算的平台化落地：服务器 SoC 与平台规范、固件与启动（UEFI / ACPI / SBI）、内存与互连（含 CXL）、虚拟化与云原生编排、机密计算与可信执行、HPC 并行框架与可扩展性。同样欢迎面向可扩展 RISC-V 系统的服务器级微架构、内存与互连体系结构及系统软件方面的研究成果。
软件生态
覆盖从工具链、内核、固件到发行版与上层运行时的通用软件生态，以及托管 / 语言运行时（JVM、V8、.NET、Python、Rust、Go）、JIT、调试与性能分析工具链、多发行版与软件包生态。凸显可移植的软件使能与生态成熟度。同样欢迎编译技术、运行时系统与性能分析方面的研究成果，包括已发表的学术工作。
芯片设计与验证
覆盖从微架构与 RTL 设计、敏捷开发方法学（Chisel/SpinalHDL），到硅前 / 形式化验证、一致性（compliance）与合规测试、原型（FPGA / 仿真）与流片的完整设计—验证链路。同时涵盖 EDA 工具，尤其突出开源 EDA 与开源 RISC-V 核生态，以及面向规范一致性的验证方法学。
汽车电子、工业与机器人
面向安全关键与实时嵌入式领域的 RISC-V 落地，涵盖车载电子电气架构、工业控制、机器人运动与感知、低空经济与航空航天。功能安全（ISO 26262 / IEC 61508）、实时性与确定性、安全关键认证、车规级软件栈与 AUTOSAR 适配。
嵌入式、物联网与智能硬件
面向资源受限与成本敏感的嵌入式与 IoT 量产场景，涵盖 MCU 级 RISC-V、RTOS 与裸机软件、低功耗与电源管理、无线连接、端侧 AI（TinyML）、设备安全与可信启动、量产与供应链，以及各种消费类电子产品的最新产业化进展等。
产学合作与创新创业
覆盖 RISC-V 人才培养与课程建设、高校与科研机构的前沿研究、开源社区与标准组织协作、初创企业与投融资生态等。
核心时间节点
投稿截止日期
2026 年 8 月 31 日（AoE） 开放投递中评审结果通知
2026 年 9 月 21 日 准备中峰会举办日期
2026 年 10 月 18 日-20 日 准备中